(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-246910 (P2002-246910A)

(43)公開日 平成14年8月30日(2002.8.30)

(51) Int.Cl.⁷

識別記号

FΙ

テーマコート*(参考)

H03M 1/12 G01R 31/316 H 0 3 M 1/12

B 2G132

G 0 1 R 31/28

C 5J022

審査請求 未請求 請求項の数20 OL (全 15 頁)

(21)出顯番号

特願2001-44078(P2001-44078)

(22)出願日

平成13年2月20日(2001.2.20)

(71)出願人 390005175

株式会社アドバンテスト

東京都練馬区旭町1丁目32番1号

(72)発明者 浅見 幸司

東京都練馬区旭町1丁目32番1号株式会社

アドパンテスト内

(74)代理人 100104156

弁理士 龍華 明裕

Fターム(参考) 2G132 AE00 AL11

5J022 AA01 BA01 BA10 CA07 CA10


CC03 CD01 CE01

(54) 【発明の名称】 インターリープAD変換方式波形ディジタイザ装置

(57)【要約】

【課題】 複数のA/Dコンバータ間におけるサンプリング位相誤差の補正が可能なインターリーブA/D変換方式波形デジタイザ装置を提供する。

【解決手段】 電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、N個のA/Dコンバータが出力するディジタル信号のそれぞれに、それぞれ対応するA/Dコンバータが、アナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータのそれぞれがアナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた補正係数を乗算して算出した補正信号を出力する、N個のA/Dコンバータにそれぞれ対応したN個のディジタルフィルタとを備えることを特徴とするディジタイザ装置を提供する。



2

【特許請求の範囲】

【請求項1】 電子デバイスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置であって、

1

前記電子デバイスから出力されるアナログ信号を、所定の時間間隔でディジタル信号に順次変換するA/Dコンバータと、

前記A/Dコンバータが変換した前記ディジタル信号の それぞれに、補正係数を乗算して算出した補正信号を出 力するディジタルフィルタと、

前記A/Dコンバータが前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、前記A/Dコンバータが前記アナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた前記補正係数を、前記A/Dコンバータが変換した前記ディジタル信号のそれぞれに対して乗算した補正信号を出力するディジタルフィルタとを備えることを特徴とするディジタイザ装置。

【請求項2】 前記ディジタルフィルタは、前記補正係数を算出するためのインパルス応答関数が与えられ、前記ディジタルフィルタは、前記理想サンプリングタイミングから、前記位相誤差だけ離れたタイミングに対応する前記インパルス応答関数の値である前記補正係数と、前記ディジタル信号の値とをたたみ込み演算して算出した前記補正信号を出力することを特徴とする請求項1に記載のディジタイザ装置。

【請求項3】 電子デバイスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置であって、

前記電子デバイスから出力されるアナログ信号を、それ 30 ぞれ異なるサンプリングタイミングでディジタル信号に 順次変換するN(Nは2以上の整数)個のA/Dコンバータと、

前記N個のA/Dコンバータが出力する前記ディジタル信号のそれぞれに、それぞれ対応する前記A/Dコンバータが、前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、前記N個のA/Dコンバータのそれぞれが前記アナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた補正係数を乗算して算出した補正信号を出力する、前記N個の40A/Dコンバータにそれぞれ対応したN個のディジタルフィルタとを備えることを特徴とするディジタイザ装置。

【請求項4】 前記N個のディジタルフィルタは、前記補正係数を算出するためのインパルス応答関数が格納された記憶部をそれぞれ有し、

前記N個のディジタルフィルタは、前記理想サンプリングタイミングから、それぞれ対応する前記A/Dコンバータの前記位相誤差だけ離れたタイミングに対応する前記インパルス応答関数の値である前記補正係数と、それ 50

ぞれ対応する前記A/Dコンバータが変換した前記ディジタル信号の値とをたたみ込み演算した前記補正信号をそれぞれ出力することを特徴とする請求項3に記載のディジタイザ装置。

【請求項5】 前記記憶部は、対応する前記A/Dコンバータのゲイン特性に基づいた、前記インパルス応答関数を格納することを特徴とする請求項4に記載のディジタイザ装置。

【請求項6】 前記記憶部は、対応する前記A/Dコン 10 バータの周波数特性に基づいた、前記インパルス応答関 数を格納することを特徴とする請求項4又は5に記載の ディジタイザ装置。

【請求項7】 前記N個のディジタルフィルタは、それぞれの前記ディジタルフィルタのインパルス応答関数において、それぞれ対応する前記A/Dコンバータの前記実サンプリングタイミングにおける値を、前記補正係数として格納する記憶部をそれぞれ有し、

前記N個のディジタルフィルタは、それぞれ対応する前記A/Dコンバータが変換した前記ディジタル信号の値と、前記補正係数とをたたみ込み演算した前記補正信号をそれぞれ出力することを特徴とする請求項3に記載のディジタイザ装置。

【請求項8】 前記記憶部は、対応する前記A/Dコンバータのゲイン特性に基づいた、前記補正係数を格納することを特徴とする請求項7に記載のディジタイザ装置。

【請求項9】 前記記憶部は、対応する前記A/Dコンバータの周波数特性に基づいた、前記補正係数を格納することを特徴とする請求項7又は8に記載のディジタイザ装置。

【請求項10】 前記N個のディジタルフィルタがそれ ぞれ出力した前記補正信号を所定の順序に整列させたデ ータシーケンスを生成するインターリーブ部を更に備え ることを特徴とする請求項3から9のいずれかに記載の ディジタイザ装置。

【請求項11】 複数の前記ディジタルフィルタがそれ ぞれ出力した前記補正信号の和を算出し、デシメーショ ンデータを生成するデシメーションデータ生成部を更に 備え、

40 前記N個のディジタルフィルタは、

それぞれ対応する前記A/Dコンバータが、前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、それぞれ対応する前記A/Dコンバータが前記アナログ信号をサンプリングした実サンプリングタイミングとの位相誤差と、

それぞれ対応する前記A/Dコンバータの前記理想サンプリングタイミングの、基準となる前記A/Dコンバータの前記理想サンプリングタイミングに対する位相差とに基づいた前記補正係数を、それぞれ対応する前記A/Dコンバータが変換した前記ディジタル信号のそれぞれ

に対して乗算した前記補正信号を出力することを特徴と する請求項3に記載のディジタイザ装置。

【請求項12】 前記N個のディジタルフィルタは、所 定のインパルス応答関数をポリフェーズ分解し、前記位 相誤差に基づいた係数を乗算した前記複数の補正係数を 格納する記憶部を有し、

前記N個のディジタルフィルタは、前記複数の補正係数 と前記ディジタル信号とをたたみ込み演算した前記補正 信号を出力することを特徴とする請求項11に記載のデ ィジタイザ装置。

【請求項13】 前記N個のディジタルフィルタのそれ ぞれの前記記憶部は、対応する前記A/Dコンバータの 前記理想サンプリングタイミングにおける、前記インパ ルス応答関数の値に、前記位相誤差に基づいた係数を乗 算した値を、前記複数の補正係数として格納することを 特徴とする請求項12に記載のディジタイザ装置。

【請求項14】 前記N個のディジタルフィルタのそれ ぞれの前記記憶部は、それぞれ対応する前記A/Dコン バータの前記理想サンプリングタイミングの位相と、基 準となるA/Dコンバータの前記理想サンプリングタイ 20 ミングの位相との差だけ、前記インパルス応答関数を時 間軸上で移動させた関数と、前記位相誤差とに基づいた 前記補正係数を格納することを特徴とする請求項13に 記載のディジタイザ装置。

【請求項15】 電子デバイスから出力されるアナログ 信号をディジタル信号に変換するディジタイザ装置であ って、

前記電子デバイスから出力されるアナログ信号を、それ ぞれ異なるサンプリングタイミングでディジタル信号に ータと、

前記N個のA/Dコンバータが変換したディジタル信号 を、所定の順序に整列させた第1データシーケンスを生 成し出力する第1インターリーブ部と、

前記第1インターリーブ部が出力した前記第1データシ ーケンスをそれぞれ受け取り、前記N個のA/Dコンバ ータが前記アナログ信号をサンプリングするべき理想サ ンプリングタイミングと、前記N個のA/Dコンバータ が前記アナログ信号をサンプリングした実サンプリング タイミングとの位相誤差に基づいた補正係数と、前記第 40 1データシーケンスとをたたみ込み演算し、前記第1デ ータシーケンスより少ないデータ数のデシメーションデ ータをそれぞれ生成し、出力するN個のディジタルフィ ルタと、

前記N個のディジタルフィルタが出力した前記デシメー ションデータのデータを所定の順序に整列させた第2デ ータシーケンスを生成する第2インターリーブ部とを備 えることを特徴とするディジタイザ装置。

【請求項16】 前記N個のディジタルフィルタは、前 記補正係数を算出するためのインパルス応答関数を格納 50 する記憶部をそれぞれ有し、

前記N個のディジタルフィルタは、前記理想サンプリン グタイミングから、それぞれ対応する前記A/Dコンバ ータの前記位相誤差だけ離れたタイミングに対応する前 記インパルス応答関数の値と、それぞれ対応する前記A /Dコンバータが変換した前記ディジタル信号の値とを たたみ込み演算した信号をそれぞれ出力することを特徴 とする請求項15に記載のディジタイザ装置。

【請求項17】 電子デバイスを試験するための試験装 10 置であって、

パターン信号及び期待値信号を発生するパターン発生部 と、

前記パターン発生器が発生する前記パターン信号の波形 を整形する波形整形器と、

前記電子デバイスが載置され、前記電子デバイスに前記 波形整形器によって整形された前記パターン信号を供給 し、前記電子デバイスから出力されるアナログ信号を受 け取るデバイス接触部と、

前記電子デバイスから出力される前記アナログ信号をデ ィジタル信号に変換するディジタイザ装置と、

前記パターン発生器から出力される前記期待値信号と、 前記ディジタイザ装置から出力される信号とに基づい て、前記電子デバイスの良否を判定する判定部とを備 え、

前記ディジタイザ装置は、

前記電子デバイスから出力されるアナログ信号を、所定 の時間間隔でディジタル信号に順次変換するA/Dコン バータと、

前記A/Dコンバータが変換した前記ディジタル信号の 順次変換するN(Nは2以上の整数)個のA/Dコンバ 30 それぞれに、補正係数を乗算して算出した補正信号を出 力するディジタルフィルタとを有し、

> 前記ディジタルフィルタは、前記A/Dコンバータが前 記アナログ信号をサンプリングするべき理想サンプリン グタイミングと、前記A/Dコンバータが前記アナログ 信号をサンプリングしたサンプリングタイミングとの位 相誤差に基づいた、前記補正係数を前記ディジタル信号 のそれぞれに対して乗算することを特徴とする試験装 置。

> 【請求項18】 電子デバイスを試験するための試験装 置であって、

> パターン信号及び期待値信号を発生するパターン発生部 と、

> 前記パターン発生器が発生する前記パターン信号の波形 を整形する波形整形器と、

> 前記電子デバイスが載置され、前記電子デバイスに前記 波形整形器によって整形された前記パターン信号を供給 し、前記電子デバイスから出力されるアナログ信号を受 け取るデバイス接触部と、

> 前記電子デバイスから出力される前記アナログ信号をデ ィジタル信号に変換するディジタイザ装置と、

前記パターン発生器から出力される前記期待値信号と、 前記ディジタイザ装置から出力される信号とに基づい て、前記電子デバイスの良否を判定する判定部とを備 え、

前記ディジタイザ装置は、

前記電子デバイスから出力されるアナログ信号を、それ ぞれ異なるサンプリングタイミングでディジタル信号に 順次変換するN(Nは2以上の整数)個のA/Dコンバ ータと、

前記N個のA/Dコンバータが出力する前記ディジタル 10 信号のそれぞれに、補正係数を乗算した補正信号を出力 する、前記N個のA/Dコンバータにそれぞれ対応した N個のディジタルフィルタとを有し、

前記N個のディジタルフィルタは、それぞれ対応する前 記A/Dコンバータが、前記アナログ信号をサンプリン グするべき理想サンプリングタイミングと、前記N個の A/Dコンバータのそれぞれが前記アナログ信号をサン プリングしたサンプリングタイミングとの位相誤差に基 づいた補正係数を、それぞれ対応する前記A/Dコンバ ータが変換した前記ディジタル信号のそれぞれに対して 20 乗算することを特徴とする試験装置。

【請求項19】 前記ディジタイザ装置は、

複数の前記ディジタルフィルタがそれぞれ出力した前記 補正信号の和を算出し、デシメーションデータを生成す るデシメーションデータ生成部を更に有し、

前記N個のディジタルフィルタは、

それぞれ対応する前記A/Dコンバータが、前記アナロ グ信号をサンプリングするべき理想サンプリングタイミ ングと、前記N個のA/Dコンバータのそれぞれが前記 グとの位相誤差と、

それぞれ対応する前記A/Dコンバータの前記理想サン プリングタイミングの、基準となる前記A/Dコンバー タの前記理想サンプリングタイミングに対する位相差と に基づいた前記補正係数を、それぞれ対応する前記A/ Dコンバータが変換した前記ディジタル信号のそれぞれ に対して乗算した前記補正信号を出力することを特徴と する請求項18に記載の試験装置。

【請求項20】 電子デバイスを試験するための試験装 置であって、

パターン信号及び期待値信号を発生するパターン発生部 と、

前記パターン発生器が発生する前記パターン信号の波形 を整形する波形整形器と、

前記電子デバイスが載置され、前記電子デバイスに前記 波形整形器によって整形された前記パターン信号を供給 し、前記電子デバイスから出力されるアナログ信号を受 け取るデバイス接触部と、

前記電子デバイスから出力される前記アナログ信号をデ ィジタル信号に変換するディジタイザ装置と、

前記パターン発生器から出力される前記期待値信号と、 前記ディジタイザ装置から出力される信号とに基づい て、前記電子デバイスの良否を判定する判定部とを備 え、

前記ディジタイザ装置は、

前記電子デバイスから出力されるアナログ信号を、それ ぞれ異なるサンプリングタイミングでディジタル信号に 順次変換するN(Nは2以上の整数)個のA/Dコンバ 一タと、

前記N個のA/Dコンバータが変換したディジタル信号 を、所定の順序に整列させた第1データシーケンスを生 成し出力する第1インターリーブ部と、

前記第1インターリーブ部が出力した前記第1データシ ーケンスをそれぞれ受け取り、前記N個のA/Dコンバ ータが前記アナログ信号をサンプリングするべき理想サ ンプリングタイミングと、前記N個のA/Dコンバータ が前記アナログ信号をサンプリングしたサンプリングタ イミングとの位相誤差に基づいた補正係数と、前記第1 データシーケンスとをたたみ込み演算し、前記第1デー タシーケンスより少ないデータ数のデシメーションデー タをそれぞれ生成し、出力するN個のディジタルフィル タと、

前記N個のディジタルフィルタがそれぞれ出力した前記 デシメーションデータのデータを所定の順序に整列させ た第2データシーケンスを生成する第2インターリーブ 部とを有することを特徴とする試験装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、インターリーブA アナログ信号をサンプリングしたサンプリングタイミン 30 D変換方式の波形ディジタイザ装置に関する。特に、イ ンターリーブAD変換時におけるサンプリングタイミン グの位相誤差に伴う測定誤差を検出して補正する補正手 段に関する。

[0002]

【従来の技術】N相(way)のインターリーブAD変 換方式の波形ディジタイザは、N個のA/Dコンバータ を用いることで、見かけ上のサンプリングレートを高く することが可能な技術であるが、一方でサンプリングす るタイミングが正確であることが要求される。

【0003】図7に、電子デバイスの試験装置に用いら れる従来のディジタイザ装置200の構成を示す。ディ ジタイザ装置200は、4個のA/Dコンバータ (AD C) 110と、4個のクロック112と、インターリー ブ部114と、ディジタルフィルタ116とを備える。 A/Dコンバータ110は、それぞれクロック112か ら与えられるタイミングに基づいて、電子デバイスが出 力するアナログ信号をサンプリングし、ディジタル信号 に変換する。インターリーブ部114は、4個のA/D コンバータ110が変換したディジタル信号を、所定の 順序に整列させたデータシーケンスを生成する。ディジ

タルフィルタ116は、所定のインパルス応答関数に基 づいて、インターリーブ部114が生成したデータシー ケンスに補正係数を乗算する。ディジタルフィルタ11 6は、データシーケンスに補正係数を乗算することによ り、当該データシーケンスに含まれる所定の周波数成分 を除去する。ディジタルフィルタ116は、当該補正係 数を乗算したデータシーケンスを、試験装置の判定部に 出力する。当該判定部は、補正係数が乗算されたデータ シーケンスに基づいて、当該電子デバイスの良否を判定

【0004】4個のA/Dコンバータは、それぞれのサ ンプリングタイミングが等位相間隔となるように、位相 調整されなければならない。それぞれのA/Dコンバー タのサンプリングタイミングが、位相誤差を有する場合 においても、インターリーブ部114及びディジタルフ ィルタ116は、A/Dコンバータから出力されるディ ジタルデータを、等間隔でサンプリングされたデータと して処理を行うため、ディジタルフィルタ116が出力 するデータシーケンスは、電子デバイスが出力したアナ ログ信号に対して誤差を有する。そのため、判定部は、 電子デバイスの良否を精度よく判定することができな い。

[0005]

する。

【発明が解決しようとする課題】上述したように従来技 術においては、複数のA/Dコンバータ間におけるサン プリングタイミングの位相間隔を一定となるように調整 していた。一方、A/Dコンバータのサンプリング特性 は、A/Dコンバータ素子自身の部品ばらつきや、環境 温度、経時変化、電源電圧変動により、目的とする等間 隔でのサンプリングに変動を来す。また、等位相間隔の 30 サンプリングタイミングとなるように、複数のA/Dコ ンバータにクロックを供給することは、非常に困難であ った。これら要因に伴って、理想状態のサンプリングタ イミングからの変動を生じてくることになる。このこと は、より精度よく電子デバイスが出力するアナログ信号 を再現することを困難とし、そのため精度よく電子デバ イスの良否を判定することを困難としていた。

【0006】そこで、本発明が解決しようとする課題 は、複数の複数のA/Dコンバータ間におけるサンプリ ング位相のずれを補正し、アナログ信号を精度よく再現 40 できるAD変換方式ディジタイザ装置及び半導体試験装 置を提供することを目的とする。この目的は、特許請求 の範囲における独立項に記載の特徴の組み合わせにより 達成される。また従属項は本発明の更なる有利な具体例 を規定する。

[0007]

【課題を解決するための手段】上記課題を解決するため に、本発明の第1の形態においては、電子デバイスから 出力されるアナログ信号をディジタル信号に変換するデ

アナログ信号を、所定の時間間隔でディジタル信号に順 次変換するA/Dコンバータと、A/Dコンバータが変 換したディジタル信号のそれぞれに、補正係数を乗算し て算出した補正信号を出力するディジタルフィルタと、 A/Dコンバータがアナログ信号をサンプリングするべ き理想サンプリングタイミングと、A/Dコンバータが アナログ信号をサンプリングした実サンプリングタイミ ングとの位相誤差に基づいた補正係数を、A/Dコンバ ータが変換したディジタル信号のそれぞれに対して乗算 した補正信号を出力するディジタルフィルタとを備える ことを特徴とするディジタイザ装置を提供する。

【0008】本発明の第1の形態において、ディジタル フィルタは、補正係数を算出するためのインパルス応答 関数が与えられ、ディジタルフィルタは、理想サンプリ ングタイミングから、位相誤差だけ離れたタイミングに 対応するインパルス応答関数の値である補正係数と、デ ィジタル信号の値とをたたみ込み演算して算出した補正 信号を出力してよい。

【0009】本発明の第2の形態においては、電子デバ イスから出力されるアナログ信号をディジタル信号に変 換するディジタイザ装置であって、電子デバイスから出 力されるアナログ信号を、それぞれ異なるサンプリング タイミングでディジタル信号に順次変換するN(Nは2 以上の整数)個のA/Dコンバータと、N個のA/Dコ ンバータが出力するディジタル信号のそれぞれに、それ ぞれ対応するA/Dコンバータが、アナログ信号をサン プリングするべき理想サンプリングタイミングと、N個 のA/Dコンバータのそれぞれがアナログ信号をサンプ リングした実サンプリングタイミングとの位相誤差に基 づいた補正係数を乗算して算出した補正信号を出力す る、N個のA/Dコンバータにそれぞれ対応したN個の ディジタルフィルタとを備えることを特徴とするディジ タイザ装置を提供する。

【0010】本発明の第2の形態において、N個のディ ジタルフィルタは、補正係数を算出するためのインパル ス応答関数が格納された記憶部をそれぞれ有し、N個の ディジタルフィルタは、理想サンプリングタイミングか ら、それぞれ対応するA/Dコンバータの位相誤差だけ 離れたタイミングに対応するインパルス応答関数の値で ある補正係数と、それぞれ対応するA/Dコンバータが 変換したディジタル信号の値とをたたみ込み演算した補 正信号をそれぞれ出力してよい。また、記憶部は、対応 するA/Dコンバータのゲイン特性に基づいた、インパ ルス応答関数を格納してよい。また、記憶部は、対応す るA/Dコンバータの周波数特性に基づいた、インパル ス応答関数を格納してよい。

【0011】また、N個のディジタルフィルタは、それ ぞれのディジタルフィルタのインパルス応答関数におい て、それぞれ対応するA/Dコンバータの実サンプリン ィジタイザ装置であって、電子デバイスから出力される 50 グタイミングにおける値を、補正係数として格納する記

憶部をそれぞれ有し、N個のディジタルフィルタは、そ れぞれ対応するA/Dコンバータが変換したディジタル 信号の値と、補正係数とをたたみ込み演算した補正信号 をそれぞれ出力してよい。また、記憶部は、対応するA /Dコンバータのゲイン特性に基づいた、補正係数を格 納してよい。また、記憶部は、対応するA/Dコンバー タの周波数特性に基づいた、補正係数を格納してよい。 【OO12】また、N個のディジタルフィルタがそれぞ れ出力した補正信号を所定の順序に整列させたデータシ ーケンスを生成するインターリーブ部を更に備えてよ い。また、複数のディジタルフィルタがそれぞれ出力し た補正信号の和を算出し、デシメーションデータを生成 するデシメーションデータ生成部を更に備え、N個のデ ィジタルフィルタは、それぞれ対応するA/Dコンバー タが、アナログ信号をサンプリングするべき理想サンプ リングタイミングと、それぞれ対応するA/Dコンバー タのそれぞれがアナログ信号をサンプリングしたサンプ リングタイミングとの位相誤差と、それぞれ対応するA /Dコンバータの理想サンプリングタイミングの、基準 となるA/Dコンバータの理想サンプリングタイミング 20 に対する位相差とに基づいた補正係数を、それぞれ対応 するA/Dコンバータが変換したディジタル信号のそれ ぞれに対して乗算した補正信号を出力してよい。

【0013】また、N個のディジタルフィルタは、所定 のインパルス応答関数をポリフェーズ分解し、位相誤差 に基づいた係数を乗算した複数の補正係数を格納する記 憶部を有し、N個のディジタルフィルタは、複数の補正 係数とディジタル信号とをたたみ込み演算した補正信号 を出力してよい。また、N個のディジタルフィルタのそ れぞれの記憶部は、対応するA/Dコンバータの理想サ 30 ンプリングタイミングにおける、インパルス応答関数の 値に、位相誤差に基づいた係数を乗算した値を、複数の 補正係数として格納してよい。また、N個のディジタル フィルタのそれぞれの記憶部は、それぞれ対応するA/ Dコンバータの理想サンプリングタイミングの位相と、 基準となるA/Dコンバータの理想サンプリングタイミ ングの位相との差だけ、インパルス応答関数を時間軸上 で移動させた関数と、位相誤差とに基づいた補正係数を 格納してよい。

【0014】本発明の第3の形態においては、電子デバ 40 イスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置であって、電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、N個のA/Dコンバータが変換したディジタル信号を、所定の順序に整列させた第1データシーケンスを生成し出力する第1インターリーブ部と、第1インターリーブ部が出力した第1データシーケンスをそれぞれ受け取り、N個のA/Dコンバータがアナログ信号をサンプリングするべき理想 50

サンプリングタイミングと、N個のA/Dコンバータが アナログ信号をサンプリングした実サンプリングタイミ ングとの位相誤差に基づいた補正係数と、第1データシーケンスとをたたみ込み演算し、第1データシーケンス より少ないデータ数のデシメーションデータをそれぞれ 生成し、出力するN個のディジタルフィルタと、N個の ディジタルフィルタが出力したデシメーションデータの データを所定の順序に整列させた第2データシーケンス を生成する第2インターリーブ部とを備えることを特徴 とするディジタイザ装置を提供する。

【0015】本発明の第3の形態において、N個のディジタルフィルタは、補正係数を算出するためのインパルス応答関数を格納する記憶部をそれぞれ有し、N個のディジタルフィルタは、理想サンプリングタイミングから、それぞれ対応するA/Dコンバータの位相誤差だけ離れたタイミングに対応するインパルス応答関数の値と、それぞれ対応するA/Dコンバータが変換したディジタル信号の値とをたたみ込み演算した信号をそれぞれ出力してよい。

【0016】本発明の第4の形態においては、電子デバ イスを試験するための試験装置であって、パターン信号 及び期待値信号を発生するパターン発生部と、パターン 発生器が発生するパターン信号の波形を整形する波形整 形器と、電子デバイスが載置され、電子デバイスに波形 整形器によって整形されたパターン信号を供給し、電子 デバイスから出力されるアナログ信号を受け取るデバイ ス接触部と、電子デバイスから出力されるアナログ信号 をディジタル信号に変換するディジタイザ装置と、パタ ーン発生器から出力される期待値信号と、ディジタイザ 装置から出力される信号とに基づいて、電子デバイスの 良否を判定する判定部とを備え、ディジタイザ装置は、 電子デバイスから出力されるアナログ信号を、所定の時 間間隔でディジタル信号に順次変換するA/Dコンバー タと、A/Dコンバータが変換したディジタル信号のそ れぞれに、補正係数を乗算して算出した補正信号を出力 するディジタルフィルタとを有し、ディジタルフィルタ は、A/Dコンバータがアナログ信号をサンプリングす るべき理想サンプリングタイミングと、A/Dコンバー タがアナログ信号をサンプリングしたサンプリングタイ ミングとの位相誤差に基づいた、補正係数をディジタル 信号のそれぞれに対して乗算することを特徴とする試験 装置を提供する。

【0017】本発明の第5の形態においては、電子デバイスを試験するための試験装置であって、パターン信号及び期待値信号を発生するパターン発生部と、パターン発生器が発生するパターン信号の波形を整形する波形整形器と、電子デバイスが載置され、電子デバイスに波形整形器によって整形されたパターン信号を供給し、電子デバイスから出力されるアナログ信号を受け取るデバイス接触部と、電子デバイスから出力されるアナログ信号

をディジタル信号に変換するディジタイザ装置と、パタ ーン発生器から出力される期待値信号と、ディジタイザ 装置から出力される信号とに基づいて、電子デバイスの 良否を判定する判定部とを備え、ディジタイザ装置は、 電子デバイスから出力されるアナログ信号を、それぞれ 異なるサンプリングタイミングでディジタル信号に順次 変換するN(Nは2以上の整数)個のA/Dコンバータ と、N個のA/Dコンバータが出力するディジタル信号 のそれぞれに、補正係数を乗算した補正信号を出力す る、N個のA/Dコンバータにそれぞれ対応したN個の 10 ディジタルフィルタとを有し、N個のディジタルフィル タは、それぞれ対応するA/Dコンバータが、アナログ 信号をサンプリングするべき理想サンプリングタイミン グと、N個のA/Dコンバータのそれぞれがアナログ信 号をサンプリングしたサンプリングタイミングとの位相 誤差に基づいた補正係数を、それぞれ対応するA/Dコ ンバータが変換したディジタル信号のそれぞれに対して 乗算することを特徴とする試験装置を提供する。

【0018】ディジタイザ装置は、複数のディジタルフィルタがそれぞれ出力した補正信号の和を算出し、デシ 20メーションデータを生成するデシメーションデータ生成部を更に有し、N個のディジタルフィルタは、それぞれ対応するA/Dコンバータが、アナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータのそれぞれがアナログ信号をサンプリングしたサンプリングタイミングとの位相誤差と、それぞれ対応するA/Dコンバータの理想サンプリングタイミングの、基準となるA/Dコンバータの理想サンプリングタイミングに対する位相差とに基づいた補正係数を、それぞれ対応するA/Dコンバータが変換したディジタ 30ル信号のそれぞれに対して乗算した補正信号を出力してよい。

【0019】本発明の第6の形態においては、電子デバ イスを試験するための試験装置であって、パターン信号 及び期待値信号を発生するパターン発生部と、パターン 発生器が発生するパターン信号の波形を整形する波形整 形器と、電子デバイスが載置され、電子デバイスに波形 整形器によって整形されたパターン信号を供給し、電子 デバイスから出力されるアナログ信号を受け取るデバイ ス接触部と、電子デバイスから出力されるアナログ信号 40 をディジタル信号に変換するディジタイザ装置と、パタ ーン発生器から出力される期待値信号と、ディジタイザ 装置から出力される信号とに基づいて、電子デバイスの 良否を判定する判定部とを備え、ディジタイザ装置は、 電子デバイスから出力されるアナログ信号を、それぞれ 異なるサンプリングタイミングでディジタル信号に順次 変換するN(Nは2以上の整数)個のA/Dコンバータ と、N個のA/Dコンバータが変換したディジタル信号 を、所定の順序に整列させた第1データシーケンスを生 成し出力する第1インターリーブ部と、第1インターリ 50

ーブ部が出力した第1データシーケンスをそれぞれ受け取り、N個のA/Dコンバータがアナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータがアナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた補正係数と、第1データシーケンスとをたたみ込み演算し、第1データシーケンスより少ないデータ数のデシメーションデータをそれぞれ生成し、出力するN個のディジタルフィルタと、N個のディジタルフィルタがそれぞれ出力したデシメーションデータのデータを所定の順序に整列させた第2データシーケンスを生成する第2インターリーブ部とを有することを特徴とする試験装置を提供する。

【0020】尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。

[0021]

【発明の実施の形態】以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0022】図1は、本発明に係る試験装置100の構 成の一例を示す。試験装置100は、パターン発生器1 0、波形整形器20、デバイス接触部30、ディジタイ ザ装置50、判定部40を備える。試験されるべき電子 デバイス60は、デバイス接触部30に載置される。パ ターン発生器10は、電子デバイス60に供給する入力 信号を生成する。当該入力信号は、波形整形器20に供 給される。波形整形器20は、電子デバイス60の特性 に応じて、入力信号の波形を整形する。整形された入力 信号は、デバイス接触部30を介して、電子デバイス6 0に供給される。電子デバイス60は、入力された入力 信号に基づいて、アナログ信号をデバイス接触部30を 介して、ディジタイザ装置50に出力する。ディジタイ ザ装置50は、受け取ったアナログ信号をディジタル信 号に変換して、判定部40に供給する。判定部40は、 ディジタル信号に基づいて電子デバイス60の良否を判 定する。パターン発生器10は、発生する入力信号に基 づいて、期待値信号を生成し、判定部40は、パターン 発生器10が生成した期待値信号と、ディジタイザ装置 50から受け取った、ディジタル信号を比較して、電子 デバイス60の良否を判定してよい。

【0023】図2は、本発明に係るディジタイザ装置50は、N個0の構成の一例を示す。ディジタイザ装置50は、N個(Nは整数)のA/Dコンバータ(ADC)52、A/Dコンバータにそれぞれ対応したディジタルフィルタ56、それぞれのA/Dコンバータのサンプリングタイミングを与えるクロック54、インターリーブ部58を備える。本例において、ディジタイザ装置50は、4個の

A/Dコンバータを備える。

【0024】N個のA/Dコンバータ52は、電子デバ イス60から出力されるアナログ信号を、それぞれ異な るサンプリングタイミングでディジタル信号に順次変換 する。N個のA/Dコンバータ52は、それぞれ実質的 に同一の周波数 (fs) でアナログ信号をサンプリング する。本例において、A/Dコンバータ52a、A/D コンバータ52b、A/Dコンバータ52c、及びA/ Dコンバータ52dは、順にアナログ信号をサンプリン グする。つまり、等位相間隔でサンプリングすることに 10 より、4個のA/Dコンバータ52によるサンプリング 周波数は4fsとなる。しかし、4個のA/Dコンバー タ52で順にサンプリングするため、サンプリングタイ ミングは、等位相間隔とならない場合がある。等位相間 隔に並んだ理想的なサンプリングタイミングと、N個の A/Dコンバータ52によってサンプリングするサンプ リングタイミングとは、位相誤差を有する。本例におい て、A/Dコンバータ52aのサンプリングタイミング を基準とした場合、理想的には、A/Dコンバータ52 b、A/Dコンバータ52c、及びA/Dコンバータ5 20 2dは、A/Dコンバータ52aの各回のサンプリング タイミングの間でそれぞれが等位相間隔でサンプリング することが望ましいが、実際には、A/Dコンバータ5 2b、A/Dコンバータ52c、及びA/Dコンバータ 52 dのサンプリングタイミングは、それぞれ理想サン プリングタイミングから位相誤差を生じる場合がある。 【0025】ディジタルフィルタ56は、当該位相誤差 を補正する補正係数を、それぞれ対応するA/Dコンバ ータ52が出力したディジタル信号に乗算する。つま り、N個のディジタルフィルタ 5 6 は、N個のA/Dコ 30 ンバータ52が出力するディジタル信号のそれぞれに、 それぞれ対応するA/Dコンバータ52が、アナログ信 号をサンプリングするべき理想サンプリングタイミング と、N個のA/Dコンバータ52のそれぞれが、実際に アナログ信号をサンプリングした実サンプリングタイミ ングとの位相誤差に基づいた補正係数を乗算して算出し た補正信号を、インターリーブ部に出力する。ディジタ ルフィルタ56は、例えば有限インパルス応答(FI R) フィルタであってよい。また、ディジタルフィルタ 56は、直線位相型の有限インパルス応答フィルタであ 40 バータ52c、A/Dコンバータ52dの実サンプリン ることが好ましく、任意に特性を変えることのできるフ ィルタであることが好ましい。

【0026】インターリーブ部58は、N個のディジタ ルフィルタ56がそれぞれ出力した補正信号を所定の順 序に整列させたデータシーケンスを生成する。つまり、 インターリーブ部58は、それぞれの補正信号のデータ 系列の順序を崩さずに、それぞれの補正信号のデータを 所定の順序に整列させたデータシーケンスを生成する。 【0027】また、N個のディジタルフィルタ56は、 補正係数を算出するためのインパルス応答関数が格納さ

れた記憶部をそれぞれ有してよい。この場合、N個のデ ィジタルフィルタ56は、それぞれ対応するA/Dコン バータの理想サンプリングタイミングから、それぞれ対 応するA/Dコンバータの位相誤差だけ離れたタイミン グに対応するインパルス応答関数の値である補正係数 と、それぞれ対応するA/Dコンバータ52が変換した ディジタル信号の値とをたたみ込み演算した補正信号を それぞれ出力することが好ましい。以下、ディジタルフ ィルタ56における、補正信号の算出方法の一例につい て説明する。

【0028】図3は、ディジタルフィルタ56の記憶部 に格納されるインパルス応答関数の波形、及びA/Dコ ンバータ52のサンプリングタイミングを示す。図3に おいて、横軸は時間を表し、インパルス応答関数段にお ける縦軸は、ディジタルフィルタ56のゲインを表す。 本例においては、図2に示すように、A/Dコンバータ 56が4個であって、それぞれのディジタルフィルタ5 6のインパルス応答関数は同一であるとして説明する。 理想サンプリングタイミング段は、4個のA/Dコンバ 一夕56が電子デバイス60から出力されたアナログ信 号をサンプリングするべき理想サンプリングを示す。ま た、52aのサンプリングタイミング段は、図2におけ るA/Dコンバータ52aが実際にアナログ信号をサン プリングする実サンプリングタイミングを示し、52b のサンプリングタイミング段は、図2におけるA/Dコ ンバータ52bが実際にアナログ信号をサンプリングす る実サンプリングタイミングを示し、52cのサンプリ ングタイミング段は、図2におけるA/Dコンバータ5 2 c が実際にアナログ信号をサンプリングする実サンプ リングタイミングを示し、52dのサンプリングタイミ ング段は、図2におけるA/Dコンバータ52dが実際 にアナログ信号をサンプリングする実サンプリングタイ ミングを示す。

【0029】前述したように、N個のA/Dコンバータ 5 2 が実際にアナログ信号をサンプリングする実サンプ リングタイミングは、理想サンプリングタイミングに対 して、位相誤差を有する場合がある。本例においては、 A/Dコンバータ52aのサンプリングタイミングを基 準とした場合に、A/Dコンバータ52b、A/Dコン グタイミングは、理想サンプリングタイミングに対し て、それぞれτι、τι、σο位相誤差を有する。デ ィジタルフィルタ56は、理想サンプリングタイミング から、それぞれ対応するA/Dコンバータ52の位相誤 差だけ離れたタイミングに対応するインパルス応答関数 の値である補正係数と、それぞれ対応するA/Dコンバ ータ52が変換したディジタル信号の値とをたたみ込み 演算した補正信号を出力する。つまり、ディジタルフィ ルタ56は、それぞれ対応するA/Dコンバータ52が 出力するディジタル信号と、それぞれ対応するA/Dコ

16

ンバータ52の実サンプリングタイミングにおける、インパルス応答関数の値とをたたみ込み演算した、補正信号を出力する。それぞれのA/Dコンバータにおける位相誤差は、予め与えられていることが好ましい。それぞれのA/Dコンバータにおける位相誤差は、例えば、所定のアナログ信号をサンプリングしたサンプリング結果に基づいて、容易に算出することができる。以下ディジタルフィルタ56における、たたみ込み演算について説明する。

【0030】A/Dコンバータ52が出力するディジタ 10 ル信号のデータ列をx(n)、A/Dコンバータ52の 実サンプリングタイミングにおける、対応するディジタルフィルタ56のインパルス応答関数の値をh(n)とした場合に、ディジタルフィルタ56が出力する補正信号y(n)は下式で与えられる。この場合、データ列x(n)及びh(n)に含まれるデータ数は同数であってよい。

【数1】

$$y(n) = \sum_{m=0}^{N-1} x(m)h(n-m)$$

ただし、Nはh (n) に含まれるデータ数である。ま た、A/Dコンバータ52が出力し、ディジタルフィル タ56に入力されるディジタル信号のデータ列x (n) に含まれるデータ数は、A/Dコンバータ52のサンプ リング周波数 f s 及びインパルス応答関数に基づいて定 められることが好ましい。以上説明したディジタイザ装 置によれば、A/Dコンバータ52の実サンプリングタ イミングにおける位相誤差に基づいた補正係数を用い て、ディジタルフィルタ56において補正演算を行うこ 30 とにより、位相誤差を補正した補正信号を生成でき、電 子デバイス60が出力したアナログ信号を精度よく再現 することができる。また、本発明に係る試験装置100 によれば、精度よく電子デバイス60の良否を判定する ことができる。また、本例においては、A/Dコンバー タ52を4個有するディジタイザ装置50について説明 したが、A/Dコンバータ52をN個有するディジタイ ザ装置においても、同様の処理により、位相誤差を補正 した補正信号を生成し、アナログ信号を精度よく再現で きることは明らかである。

【0031】本例において、N個のディジタルフィルタ 56のそれぞれの記憶部は、同一のインパルス応答関数 を格納していたが、他の例においては、それぞれの記憶部は、対応するA/Dコンバータ52のゲイン特性に基づいた、インパルス応答関数を格納してよい。つまり、N個のA/Dコンバータのそれぞれのゲイン特性の差を補正するようなインパルス応答関数を格納することが好ましい。また、N個のディジタルフィルタ56のそれぞれの記憶部は、対応するA/Dコンバータ52の周波数特性に基づいた、インパルス応答関数を格納してよい。

つまり、対応するA/Dコンバータ52における周波数 毎のゲイン特性の差を補正するようなインパルス応答関 数を格納することが好ましい。

【0032】また、本例においては、N個のディジタル フィルタの記憶部は、それぞれインパルス応答関数を格 納したが、他の例においては、N個のディジタルフィル タの記憶部は、インパルス応答関数に基づいて算出した 補正係数を格納してよい。例えば、上述した処理により 算出した補正係数のテーブルを格納してよい。また、予 め、複数の位相誤差又は実サンプリングタイミングに対 応する補正係数のテーブルを格納してよい。つまり、N 個のディジタルフィルタ56は、それぞれのディジタル フィルタ56が有するべき特性を示すインパルス応答関 数において、それぞれ対応するA/Dコンバータ52の 実サンプリングタイミングにおける値を、補正係数とし て格納する記憶部を有してよい。当該記憶部は、複数の 実サンプリングタイミングに対応する補正係数のテーブ ルを格納することが好ましい。この場合、N個のディジ タルフィルタ56は、それぞれ対応するA/Dコンバー 20 タ52が変換したディジタル信号の値と、位相誤差又は 実サンプリングタイミングに基づいて選択した補正係数 のテーブルとをたたみ込み演算した補正信号を出力す る。

【0033】また、記憶部が補正係数のテーブルを格納する場合であっても、記憶部がインパルス応答関数を格納する場合と同様に、記憶部は、対応するA/Dコンバータ52のゲイン特性に基づいた、補正係数を格納することが好ましい。また、記憶部は、対応するA/Dコンバータ52の周波数特性に基づいた、補正係数を格納することが好ましい。

【0034】図4は、本発明に係るディジタイザ装置50の構成の他の例を示す。図4において、図2と同一の符号を付した物は、図2及び図3に関連して説明したものと同一又は同様の機能及び構成を有してよい。本例において、ディジタイザ装置50は、4個のA/Dコンバータ52と、A/Dコンバータ52にそれぞれタイミングを供給するクロック54と、A/Dコンバータ52にそれぞれ対応したディジタルフィルタ56と、デシメーションデータ生成部62とを有する。A/Dコンバータ52及びクロック54は、図2及び図3に関連して説明したA/Dコンバータ52及びクロック54と同一又は同様の機能及び構成を有する。

【0035】ディジタルフィルタ56は、それぞれ対応するA/Dコンバータ52が、前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、それぞれ対応するA/Dコンバータ52がアナログ信号をサンプリングした実サンプリングタイミングとの位相誤差と、それぞれ対応するA/Dコンバータ52の理想サンプリングタイミングの、基準となるA/Dコンバータ52の理想サンプリングタイミングに対する位相差とに基

づいた補正係数を、それぞれ対応するA/Dコンバータ 52が変換したディジタル信号のそれぞれに対して乗算 した補正信号を出力する。つまり、ディジタルフィルタ 56は、それぞれ対応するA/Dコンバータ52におけ るディジタル信号を、それぞれ対応するA/Dコンバー タ52における位相誤差を補正し、且つ異なるサンプリ ングタイミングでサンプリングした信号に変換した補正 信号を出力する。例えば、A/Dコンバータ52aがア ナログ信号をサンプリングするべき理想サンプリングタ イミングを、Tı、Ts、Ts、・・・とし、A/Dコ 10 ンバータ52bがアナログ信号をサンプリングするべき 理想タイミングを、T2、T6、T10、・・・とした 場合に、ディジタルフィルタ56bは、A/Dコンバー タ52bがT2、Ts、T1o、・・・のタイミングで サンプリングしたディジタル信号を、T₁、T₅、 T。、・・・のタイミングでサンプリングしたディジタ ル信号に位相変換し、且つA/Dコンバータ52bにお ける理想サンプリングタイミングに対する移送誤差を補

【0036】デシメーションデータ生成部62は、ディ 20 ジタルフィルタ56がそれぞれ出力した補正信号の和を 算出し、デシメーションデータを生成する。つまり、デ ィジタルフィルタ56が位相変換した補正信号の和を算 出することにより、N個のA/Dコンバータ52が実際 にサンプリングしたサンプリング周波数より低い周波数 でサンプリングしたディジタル信号に等価なデシメーシ ョンデータを生成し、判定部40に出力する。以下、デ ィジタルフィルタ56及びデシメーションデータ生成部 62の動作について説明する。

正する。

【0037】図5は、ディジタルフィルタ56のそれぞ 30 れのインパルス応答関数の一例を示す。4個のA/Dコ ンバータ52は、理想的には図5に示すように等時間 (ΔT)毎に4個のA/Dコンバータ52が順にアナロ グ信号をサンプリングする。しかし、4個のA/Dコン バータ52が実際にアナログ信号をサンプリングする実 サンプリングタイミングと、理想サンプリングタイミン グとは、位相誤差を有する場合がある。本例において は、A/Dコンバータ52aがサンプリングする実サン プリングタイミングを基準として、A/Dコンバータ5 2 b、A/Dコンバータ52c、A/Dコンバータ52 40 ぞれ対応するA/Dコンバータ52がサンプリングした dは、それぞれ理想サンプリングタイミングに対して、 位相誤差で」、て2、て3を有する。

【0038】4個のA/Dコンバータ52にそれぞれ対 応する4個のディジタルフィルタ56は、それぞれイン パルス応答関数が与えられ、インパルス応答関数に基づ いて、それぞれ対応するA/Dコンバータ52が出力す るディジタル信号を補正する。4個のディジタルフィル タ56のそれぞれには、それぞれ対応するA/Dコンバ ータ52の理想サンプリングタイミングの位相と、基準 となるA/Dコンバータ52の理想サンプリングタイミ 50

ングの位相との差だけ、インパルス応答関数を時間軸上 で移動させた関数が与えられる。本例において、4個の ディジタルフィルタ56は、それぞれ対応するA/Dコ ンバータ 5 2 の理想サンプリングタイミングの、A/D コンバータ52aの理想サンプリングタイミングに対す る位相差だけ、A/Dコンバータ52aのインパルス応 答関数を時間軸上で負の方向に移動させた、インパルス 応答関数が与えられる。それぞれのディジタルフィルタ 56は、対応するA/Dコンバータ52の理想サンプリ ングタイミングおける、与えられたインパルス応答関数 の値と対応するA/Dコンバータ52が出力したディジ タル信号とをたたみ込み演算する。

【0039】本例においては、ディジタルフィルタ56 a は、図5に示すように、理想サンプリングタイミング におけるインパルス応答関数の値である、P。、P n + 4 、・・・とディジタル信号とをたたみ込み演算す る。ここで、 P_n 、 P_{n+4} 、・・・は、 $4\Delta T$ 毎のイ ンパルス応答関数の値である。同様に、ディジタルフィ ルタ56bは、理想サンプリングタイミングにおける、 インパルス応答関数の値である、P_{n-3}、P_{n+1}、 ・・・とディジタル信号とをたたみ込み演算する。ディ ジタルフィルタ56c及びディジタルフィルタ56dも 同様に、理想サンプリングタイミングにおけるインパル ス応答関数の値とディジタル信号とをたたみ込み演算す る。

【0040】それぞれのディジタルフィルタ56は、た たみ込み演算した算出結果に、それぞれ対応するA/D コンバータの位相誤差に基づく係数を乗算する。A/D コンバータ52b、A/Dコンバータ52c、A/Dコ ンバータ52dにおける位相誤差をそれぞれτ」、 τ2、τ3とした場合、ディジタルフィルタ56bは、 たたみ込み演算した結果に $e^{(\tau_1)}$ を乗算し、 ディジタルフィルタ56cは、たたみ込み演算した結果 に e ^ (j ω τ 2) を乗算し、ディジタルフィルタ 5 6 dは、たたみ込み演算した結果に $e^{(j\omega \tau_3)}$ を乗 算し、位相誤差を補正した補正信号を出力する。

【0041】理想サンプリングタイミングの位相差だけ 時間軸上で移動したインパルス応答関数が、それぞれの ディジタルフィルタ56に与えられることにより、それ ディジタル信号を、基準となるA/Dコンバータ52の 理想サンプリングタイミングでサンプリングしたディジ タル信号に位相変換することができる。本例において は、ディジタルフィルタ56が、対応するA/Dコンバ ータ52がサンプリングしたディジタル信号を、A/D コンバータ 5 2 a の理想サンプリングタイミングでサン プリングしたディジタル信号に位相変換している。デシ メーションデータ生成部62は、ディジタルフィルタ5 6 が出力する、位相変換したディジタル信号である補正 信号の和を算出し、4個のA/Dコンバータ52がイン

ターリーブサンプリングすることにより、4fsの周波数でサンプリングしたディジタル信号を、fsの周波数でサンプリングしたディジタル信号に変換し、且つそれぞれのA/Dコンバータ52における位相誤差を補正することができる。

【0042】本例においては、一つのA/Dコンバータ 52基準として、他のA/Dコンバータ52がサンプリ ングしたディジタル信号を位相変換していたが、他の例 においては、複数のA/Dコンバータ52を基準とし て、他のA/Dコンバータ52がサンプリングしたディ 10 ジタル信号を位相変換してよい。例えば、A/Dコンバ ータ52a及びA/Dコンバータ52cを基準として、 A/Dコンバータ52bが出力するディジタル信号を、 A/Dコンバータ52aの理想サンプリングタイミング におけるディジタル信号に位相変換し、A/Dコンバー タ52dが出力するディジタル信号を、A/Dコンバー タ52cの理想サンプリングタイミングにおけるディジ タル信号に位相変換してよい。この場合、4個のA/D コンバータ52がサンプリング周波数4fsでサンプリ ングしたディジタル信号を、サンプリング周波数2fs でサンプリングしたディジタル信号に変換することがで きる。また、本例においては、4個のA/Dコンバータ 52を有するディジタイザ装置50について説明した が、N個のA/Dコンバータ52を有するディジタイザ 装置50においても、同様の処理を行うことにより、N 個のA/Dコンバータ52がサンプリング周波数Nfs でサンプリングしたディジタル信号を、一つのA/Dコ ンバータ52がサンプリングするサンプリング周波数f s の任意の整数倍のディジタル信号に変換することがで きる。つまり、本発明に係るディジタイザ装置50によ 30 れば、電子デバイス60が出力するアナログ信号を、任 意の周波数でサンプリングすることのでき、且つそれぞ れのA/Dコンバータ52における位相誤差を補正する ことのできるマルチレートディジタイザ装置を実現でき る。

【0043】また、本例におけるディジタルフィルタ56は、図2及び図3に関連して説明したディジタルフィルタ56と同様に、対応するA/Dコンバータ52のゲイン特性及び/又は周波数特性に基づいたインパルス応答関数が与えられてよい。また、ディジタルフィルタ5406は、インパルス応答関数を記憶する記憶部を有してよい。また、ディジタルフィルタ56は、インパルス応答関数に基づいた補正係数のテーブルを予め記憶する記憶

$H(z) = E_0(z^4) + e^{j\omega \tau_4} E_1(z^4) z^{-1} + e^{j\omega \tau_3} E_2(z^4) z^{-2} + e^{j\omega \tau_4} E_3(z^4) z^{-3}$

【0046】図6は、本発明に係るディジタイザ装置5 0の構成の他の例を示す。ディジタイザ装置50は、N 個のA/Dコンバータ52、N個のクロック54、N個 のディジタルフィルタ56、第1インターリーブ部6 4、及び第2インターリーブ部66を有する。図6に示 すA/Dコンバータ52及びクロック54は、図2及び50 部を有してよい。つまり、N個のディジタルフィルタ56のそれぞれの記憶部は、対応するA/Dコンバータ52の理想サンプリングタイミングにおける、インパルス応答関数の値に、位相誤算に基づいた係数を乗算した値を、複数の補正係数として格納してよい。

【0044】例えば、N個のディジタルフィルタ56 は、所定のインパルス応答関数をポリフェーズ分解し、 対応するA/Dコンバータ52の位相誤差に基づいた計 数を乗算した補正係数を格納する記憶部を有してよい。 例えば、ディジタイザ装置50が4個のディジタルフィ ルタ56を有する場合、それぞれのディジタルフィルタ 56には、所定のインパルス応答関数K(z)を分割数 4 でポリフェーズ分解し、ポリフェーズ分解したインパ ルス応答を、対応するA/Dコンバータ52の理想サン プリングタイミングに基づいた位相だけ時間軸上で移動 したインパルス応答が与えられる。ディジタルフィルタ 56a、56b、56c、及び56dに与えられるイン パルス応答をE。、E」、E2、E3とした場合、それ ぞれのインパルス応答を構成する値は、図5を例とする $\xi E_0 = (P_n \setminus P_{n+4} \setminus \cdot \cdot \cdot) \setminus E_1 = (P_n \setminus P_n \setminus$ n-3, P_{n+1} , \cdots , $E_2 = (P_{n-2}, P_{n-2})$ ・)である。

【0045】それぞれのディジタルフィルタ56は、与 えられたインパルス応答の値に、対応するA/Dコンバ ータ52における位相誤差に基づく係数を乗算した値 と、対応するA/Dコンバータ52が出力したディジタ ル信号とをたたみ込み演算した補正信号を出力する。つ まり、A/Dコンバータ52aの理想サンプリングタイ ミングを基準とした場合、ディジタルフィルタ56a は、インパルス応答E。とディジタル信号とをたたみ込 み演算し、ディジタルフィルタ56bは、インパルス応 答E, にe^(jωτ)) を乗算した補正係数とディジ タル信号とをたたみ込み演算し、ディジタルフィルタ5 6 c は、インパルス応答E₂ に e ^ (j ω τ₂) を乗算 した補正係数とディジタル信号とをたたみ込み演算し、 ディジタルフィルタ56dは、インパルス応答E。にe î(jωτ₃)を乗算した補正係数とディジタル信号と をたたみ込み演算した補正信号をそれぞれ出力する。一 例として、4個のディジタルフィルタ56におけるイン パルス応答の伝達関数H(z)は、下式で与えられる。 【数2】

図3に関連して説明したA/Dコンバータ52及びクロック54と同一又は同様の機能及び構成を有する。また、図6に示すディジタルフィルタ56は、図4及び図5に関連して説明したディジタルフィルタ56と同一又は同様の機能及び構成を有する。

【0047】第1インターリープ部64は、N個のA/

Dコンバータ52が変換したディジタル信号を、所定の 順序に整列させた第1データシーケンスを生成し、出力 する。ディジタルフィルタ56は、第1インターリーブ 部が出力した第1データシーケンスをそれぞれ受け取 り、N個のA/Dコンバータがアナログ信号をサンプリ ングするべき理想サンプリングタイミングと、N個のA /Dコンバータがアナログ信号をサンプリングした実サ ンプリングタイミングとの位相誤差に基づいた補正係数 と、第1データシーケンスとをたたみ込み演算し、第1 データシーケンスより少ないデータ数のデシメーション 10 データをそれぞれ生成し、出力する。ディジタルフィル タ56は、図4に関連して説明したデシメーションデー タ生成部を有してよい。ディジタルフィルタ56は、図 4及び図5に関連して説明した処理と同一又は同様の処 理で、当該デシメーションデータを生成する。第2イン ターリーブ部66は、N個のディジタルフィルタ56が 出力したデシメーションデータのデータを、所定の順序 に整列させた第2データシーケンスを生成する。

【0048】例えば、A/Dコンバータ52がそれぞれ ディジタル信号のデータ列x。(n)、x。(n)、x 20 。(n)、x 。(n)を出力した場合、第1インターリ ーブ部64は、データ列x。(n)、x。(n)、x。 (n)、xa(n)のデータを、それぞれのデータ列の 順序を崩さずに、所定の順序に整列させた第1データシ ーケンスy(4n)を生成する。データ列x。(n)、 x。(n)、x。(n)、x。(n)のそれぞれのデー タ数をnとすると、第1データシーケンスy (4 n) の データ数は4nである。ディジタルフィルタ56はそれ ぞれ第1データシーケンスy (4 n) を受け取り、4 n より少ないデータ数のデシメーションデータ z 30 【図1】 本発明に係る試験装置100の構成の一例を 。 (m)、z_b (m)、z_c (m)、z_d (m)を生成 する。ディジタルフィルタ56は、図4及び図5に関連 して説明したように、受け取ったデータ列x。(n)、 x。(n)、x。(n)、x。(n)を、それぞれ対応 するA/Dコンバータの理想サンプリングタイミングで サンプリングした場合のデータ列に位相変換したデシメ ーションデータz。(m)、z。(m)、z。(m)、 z。(m)を生成する。第2インターリーブ部66は、 デシメーションデータz。(m)、z。(m)、z 。(m)、za(m)のデータを所定の順序に整列させ 40 ルス応答関数の一例を示す。 た第2データシーケンスを生成する。

【0049】例えば、データ列x。 (n)、x 。(n)、x。(n)、xa(n)のそれぞれのデータ 数を1とした場合、第1データシーケンスのデータ数は 4である。ディジタルフィルタ56は、それぞれデータ 数4の第1データシーケンスを受け取り、データ数1の デシメーションデータを生成し、出力してよい。この場 合、第2インターリーブ部66は、データ数が4の第2 データシーケンスを生成する。このように、本例におけ るディジタイザ装置50によれば、ディジタルフィルタ 50 58・・・インターリーブ部、60・・・電子デバイ

56におけるたたみ込み演算によってサンプリングレー トの低下が生じる場合であっても、2個のインターリー ブ部を備えることにより、実質的にサンプリングレート の低下を防ぐことができ、且つA/Dコンバータ52に おける位相誤差を補正することができる。本例において は、ディジタイザ装置50は4個のA/Dコンバータを 有していたが、他の例においては、N個のA/Dコンバ 一タを有するディジタイザ装置50であっても、同様に サンプリングレートの低下を防ぎ、且つ位相誤差を補正 することができる。

【0050】以上、本発明を実施の形態を用いて説明し たが、本発明の技術的範囲は上記実施の形態に記載の範 囲には限定されない。上記実施の形態に、多様な変更又 は改良を加えることが可能であることが当業者に明らか である。その様な変更又は改良を加えた形態も本発明の 技術的範囲に含まれ得ることが、特許請求の範囲の記載 から明らかである。

[0051]

【発明の効果】上述説明から明らかなように、本発明に 係るディジタイザ装置50によれば、A/Dコンバータ 5 2 における位相誤差を補正し、電子デバイス 6 0 が出 力したアナログ信号を精度よくディジタル信号に変換す ることができる。また、本発明に係る試験装置100に よれば、電子デバイス60が出力したアナログ信号を精 度よくディジタル信号に変換することができ、精度よく 電子デバイス60の良否を判定することができる。ま た、アナログ信号をサンプリングするサンプリング周波 数を容易に変更することができる。

【図面の簡単な説明】

示す。

【図2】 本発明に係るディジタイザ装置50の構成の 一例を示す。

【図3】 ディジタルフィルタ56の記憶部に格納され るインパルス応答関数の波形、及びA/Dコンバータ5 2のサンプリングタイミングを示す。

【図4】 本発明に係るディジタイザ装置50の構成の 他の例を示す。

【図5】 ディジタルフィルタ56のそれぞれのインパ

【図6】 本発明に係るディジタイザ装置50の構成の 他の例を示す。

【図7】 従来のディジタイザ装置2000構成を示 す。

【符号の説明】

10・・・パターン発生器、20・・・波形整形器、3 0・・・デバイス接触部、40・・・判定部、50・・ ディジタイザ装置、52・・・A/Dコンパータ 54・・・クロック、56・・・ディジタルフィルタ、

ス、62・・デシメーションデータ生成部、64・・・ 部、100・・・試験装置

第1インターリーブ部、66・・・第2インターリーブ

【図1】

100 B子デバイス


B子デバイス

「30 50

バターン発生器 → 波形整形器 → デバイス接触部 → ディジタイザ装置


判定部

【図2】 【図3】 デバイス 接触部 ディジタル フィルタ ADC <54a 小小 以 応答関数 クロック 52b ح ディジタル ADC 理想がブリング フィルタ _54b 夕 52gのサンプ リング タイミング ____ クロック IJ _52c ブ 526のサンプ リング タイミング ____ ディジタル フィルタ 部 ADC | = | 52cのサンプ リング タイミング ____ クロック T 2 52dのサンプ・リング タイミング ____ < 56d -52d ディジタル ADC フィルタ **64d** クロック



ディジタル

フィルタ



To To+1 To+2 · · ·


【図5】

【図7】

ADC

クロック

<54d



【図6】

